半导体工艺系列 | 如何造好一片光掩模第一弹

2025-04-21 16:23:56, 沈玄,邬振宇 卡尔蔡司(上海)管理有限公司



熟悉蔡司显微镜的同学必定了解,凭借176年来在光学领域的不断探索,目前蔡司是可同时提供涵盖传统光学显微镜、激光共聚焦显微镜、X射线显微镜以及电子显微镜的多种显微成像解决方案的生产制造商。


然而可能并不为人熟知的是,蔡司也是一家可以提供微芯片光刻技术解决方案的公司。通过制造光学,光掩模系统,工艺控制解决方案,以及和ASML等行业巨擘通力合作(点击查看),蔡司为半导体制造提供全方位、高品质的应用技术支持与服务。从本期开始,我们将开启一个全新的话题系列:如何造好一片光掩模


▲ 光掩模生产工艺流程(部分图片来源:Mycronic)


以上图为例,在成熟制程中常见的Cr两相掩模,其制造过程可以简单分为曝光、刻蚀、量测和对准,缺陷检查、修复和验证等。得益于在(电子)光学及成像领域的深厚积淀,司在掩模量测,微调,修复和验证这些制作过程中有着自己的方案


从本期起,我们将倒序依次介绍这些解决方案。而本期的“主角”就是AIMS®机台,它在掩模版出厂前至关重要的验证环节中,扮演着非常重要的角色。



蔡司AIMS系统:确保光掩模无缺陷



在光掩模制程中,缺陷验证是至关重要的,我们需要了解光掩模缺陷在光刻工艺上的影响,确保其在送到光刻机进行曝光前被全数剔除。


空间像测量系统AIMS (Aerial Image Measurement System) 的光学系统和光刻机的曝光系统非常类似,可以实现模拟光刻机曝光的效果,通过掩模后的衍射束透过投影透镜组,会聚在CCD相机上,并将图样显示在屏幕上。AIMS®利用与光刻机类似的曝光条件分析掩模的性能,CCD接收到的图像与晶圆上接收的图像是类似的[1]


正因为这样的特性,技术人员可以利用AIMS®直接观测到缺陷对成像的影响,进而分析和排查关键缺陷[2]。因此,AIMS®在掩模厂中使用得相当广泛,已经成为掩模厂的标配设备之一。下图是一组典型的通过AIMS®获取的模拟光刻空间成像。


▲ AIMS获取的模拟曝光图像


除了模拟曝光结果这个功能,与掩模缺陷检测设备相比,AIMS®具有更优异的分辨率,常用于检查掩模上OPC (Optical Proximity Correction) 图形的质量,以及测量掩模修补区域的透射率[3]


目前AIMS®系统能利用其与光刻机等效的光刻环境及技术,实现各类”高端操作”的光掩模缺陷验证,例如双重图形化 (Double Patterning)、光源暨光掩模协同优化技术(SMO)、以及反演光刻 (Inverse Lithography)等。



缺陷复验、缺陷转印分析以及修复验证



蔡司第一台AIMS®于1993年导入,如今此系统已成为蔡司标准光掩模生产的一道工艺,保证出品至芯片厂使用的光掩模无缺陷。在随后推出的248nm、193nm、EUV光源的光刻工艺上,为了确保光掩模上的图案无缺陷地转印到芯片上,蔡司提供了一系列专业的解决方案,例如AIMS fab neo,AIMS 1X 193i,和AIMS EUV等。


藉由转印分析,AIMS®能够精准验证光掩模的缺陷是否已被修复。而随着光刻分辨率的要求逐年提高,AIMS®设备也在不断完善升级。除此之外,AIMS®的另一个强大用途就是可以直接获取掩模图形成像时的空间对比度,这对于新型掩模的开发非常有意义[4]


▲ AIMS®机台外观


此外,也有相关研究使用缺陷的扫描电镜照片来做模拟计算,以确定缺陷对最终成像的影响,从而决定是否需要进一步做修复[5]


在如下对比图中,诚然电镜照片相较检测设备获得的光学图像,清晰度更好,分辨率更高,提取的轮廓也更精确。然而影响成像的关键在于缺陷的位置和大小,掩模图像的细节在通过光刻系统时,低空间频率的信号会被过滤,导致事实上这些细节无法被分辨,亦对曝光结果影响不大。


▲ 光学成像系统 (a),模拟重构 (b),以及扫描电镜 (c) 获取光掩模上的缺陷图像,从上到下依次为电极类光掩模上的不同类型缺陷[5]。图片来源:见参考文献[5]。


因此在效率和全面性上,光学成像相对电子束成像仍具有综合优势。而在AIMS结果和SEM图像发生冲突时,仍以AIMS的结论为准。


当然,提到扫描电镜,蔡司也在近些年陆续推出了场发射扫描电镜Sigma和GeminiSEM系列产品,可以满足半导体生产和研发过程中的多种应用场合,例如:颗粒物、表面形貌、多层膜结构、涂层、微纳尺度电学分析等。而更简单的操作平台,更智能的工作流程,以及更集成的分析系统,都使得蔡司检测和分析的效率与精度迈上了新的台阶。


更多内容,欢迎访问蔡司官网点击查看)及微信小程序蔡司微官网(ZEISS MINISITE)!


参考文献

1. Baik H, et al., Proc of SPIE, 2008, 7028.

2. 韦亚一,超大规模集成电路先进光刻理论与应用,科学出版社,2016.

3. Han S, et al., Proc of SPIE, 2014, 9235-92351K.

4. Choi C, et al., Proc of SPIE, 2014, 9235-92351R

5. Guo E, et al., Proc of SPIE, 2011, 8166-81662D


相关 · 阅读 

半导体封装样品制备进阶玩法

加速新一代封装技术研发——蔡司高分辨X射线显微镜的妙用法

悄悄告诉你,显微镜也可以作光刻机!

100秒揭秘芯片制造 11个步骤数百个工艺

ASML与蔡司,近40年“神仙友谊”常在

客户成就 | 以原子精度调整半导体材料结构



本文使用权归蔡司显微镜所有,未经授权请勿转载至其他公众号,如需转载,请与工作人员联系,并注明出处。若涉版权问题,请与我们联系。

求分享

求点赞

求在看


  • 客服电话: 400-6699-117 转 1000
  • 京ICP备07018254号
  • 电信与信息服务业务经营许可证:京ICP证110310号
  • 京公网安备1101085018
  • 客服电话: 400-6699-117 转 1000
  • 京ICP备07018254号
  • 电信与信息服务业务经营许可证:京ICP证110310号
  • 京公网安备1101085018

Copyright ©2007-2026 ANTPEDIA, All Rights Reserved