OPTON微观世界|第35期 从晶体管的发明到芯片的制造

更多资讯，点击关注上方“欧波同”查看 

由于美国商务部宣布对中兴通讯采取出口管制措施，以及孟晚舟事件的发酵，引发了全民对国产芯片产业的关注。据统计，中国集成电路产品连续多年每年进口额超过2000亿美元，一旦缺“芯”，可以想像会面临什么生产困难。“芯片”为什么这么重要？中国芯片制造业的短板在哪里？我们什么时候才能实现真正的“中国芯，中国造”？那么我们首先要谈谈芯片的发展史。

电器时代的开端是以晶体管的发明作为正式开始的。巴丁和布拉顿在1947年12月发明了点接触式晶体管(图1)，把间距为50μm的两个金电极压在锗半导体上，微小的电信号由一个金电极“( 发射极”)进入锗半导体“( 基极”)、被显著放大，并通过另一个金电极“( 集电极”)输出，这个器件在1kHz的增益为4.5。

图1 第一支晶体管

一个月后，肖克利发明了三明治结构的双极性结式晶体管，最外面的两层是N 型半导体，中间则是P 型半导体，但是直到1950 年，蒂尔(G. Teal)和斯帕克斯(M. Sparks) 才制作出锗基NPN 结式晶体管。结式晶体管却使得现代半导体工艺成为可能，为许多半导体公司的兴起做出了重大贡献。1956 年，巴丁、布拉顿和肖克利因为晶体管的发明而获得了诺贝尔物理学奖。

图2 从左到右，巴丁(1908~1991)、肖克利(1910~1989)和布拉(1902~1987)

起初，晶体管和晶体管化的设备并不受欢迎，因为它太贵了。但是美国军方很感兴趣，因为军用设备对便携性、可靠性和耐用性有着特殊的要求。在50年代的大部分时间里，正是美国军方的支持才让年轻的晶体管产业生存下来。1957年，苏联卫星“斯普尼克”上天，正式掀起了美苏太空竞赛的序幕。1961年，美国肯尼迪总统宣布“在1970年以前把人送到月球上”。与苏联相比，美国的火箭技术略微落后一些，所以减轻重量就更有必要了，所有的电子设备都尽可能地是用晶体管。以晶体管为基础的半导体产业也因此而突飞猛进。集成电路成为了这个时期的主角。

在晶体管诞生以后的十年里，出现了很多新型的晶体管。1950年，日本的西泽润一(J. Nishizawa)和渡边宁(Y. Watanabe)发明了结式场效应晶体管(JFET)。1952年，基于晶体管的助听器和收音机就投入市场了。1954年，贝尔实验室的坦恩鲍姆(M.Tanenbaum)制备了第一个硅晶体管；同一年，跳槽到德州仪器公司的蒂尔实现了商业化的硅晶体管。1956年，通用电气公司发明了晶闸管。在这个时期，晶体管化的电子线路是通过导线把单个半导体元件连在一起的，已经初步展示了半导体器件的威力。以电子计算机为例，第一台通用电子计算机ENIAC是在1946年投入使用(图3)，1956年退役，它使用了大约2万根真空三极管，占用了一间大房子(167平方米)，耗电150kW，计算能力仅为每秒钟进行5000 次加减法(20 位的十进制数)。1954年，贝尔实验室开发了第一台晶体管化的计算机TRADIC，使用了大约700个晶体管和1万个锗二极管，每秒钟可以执行1百万次逻辑操作，功率仅为100瓦。1955年，IBM公司开发了包含2000个晶体管的商用计算机。

单个半导体元件虽然很有用，但是，如果能够把几个晶体管结合在同一块半导体材料上，肯定会更有用的。在20世纪50年代，很多人都有了这个念头，但是第一个实现了这个想法的是德州仪器公司的基尔比(J. Kilby)。1958年9月12日，他制作了第一个锗片上的集成电路(图4)，其中的晶体管和被动元件是用金丝连接起来的。1959年，仙童公司的诺伊斯(R. Noyce ，他后来创立了英特尔公司)提交了平面工艺的专利，用铝作为导电条制备集成电路。从此，集成电路的时代开始了。2000年，基尔比因为发明了集成电路而荣获诺贝尔物理学奖。

图3 基尔比（1923~2005）和他制作的第一片集成电路

由于芯片的制程越小，对应的运算速度以及能耗也就越小，那就要求芯片工艺也越来越高。近十年来，芯片的工艺水平发展十分迅速，已经由2006年的intel酷睿65nm发展到2016年的第七代Core i系列LabyLake架构14纳米线程。目前，最高端的芯片已经达到了5nm的线程。对于国内，在2018年8月，杭州宣布全球首发量产7nm芯片，此芯片是由我国企业设计，台积电代工的芯片。而大陆最强的中芯国际只能达到14nm量产，技术落后两代，可见对于芯片来说芯片的制造还是最困难的。下面我们就来说一说芯片的制造流程与工艺。

首先是制造晶圆（wafer）也就是制作半导体所用的硅晶片，需要从熔融态的Si中拉出单晶并进行切片。高端芯片对于Si单晶的纯度要求要达到99.9999%以上。

图4 需要从熔融态的Si中拉出单晶并进行切片

获得晶圆以后，将感光材料均匀涂抹在晶圆上，利用光刻机将复杂的电路结构转印到感光材料上，被曝光的部分会溶解并被水冲掉，从而在晶圆表面暴露出复杂的电路结构，再使用刻蚀机将暴露出来的硅片的部分刻蚀掉。

图5 晶圆片抛光后利用光刻机将设计好的电路转印到晶圆上

接着，经过离子注入等数百道复杂的工艺，这些复杂的结构便拥有了特定的半导体特性，并能在几平方厘米的范围内制造出数亿个有特定功能的晶体管。

图6 经过离子注入形成特定的半导体特性

再覆盖上铜作为导线，进行结构整合，将数以亿计的晶体管连接起来，实现逻辑计算功能。

图7 镀铜后再切削掉表面多余的铜

一块晶圆经过数个月的加工，在指甲盖大小的空间中集成了数公里长的导线和数以亿计的晶体管器件，经过测试，品质合格的晶片会被切割下来，剩下的部分会报废掉。千挑万选后，一块真正的芯片就这么诞生了。

图8 经过测试、晶片切割和封装，就得到了我们见到的芯片

实际上，生产出的芯片的良品率会直接影响到产品的成本与产量，下图是切割处合格的晶片后报废的晶圆。从图中可以看出，有很多不合格的芯片，那么分析这些芯片的不合格因素，并减少这些因素的产生会有效提高良品率。

图9 切割出合格晶片后报废的晶圆

首先，对于芯片制造首先要有高质量的衬底，才能进行后续的加工。例如在LED芯片中的蓝宝石衬底上生长GaN晶体，需要进行图形化衬底（PSS）的设计，简而言之，曲面图形相对于平面图形形成对光线的提取更为有效，锥形图形对于台阶形图形对于GaN的横向生长更为有利，可以有效的控制生长过程中位错密度的大小，因此衬底的图案处理，对于高效LED器件的至关重要。在检测衬底的设备中，SEM是最常见的仪器，下图为蓝宝石图案化晶圆衬底（PSS）。

图10 蓝宝石图案化晶圆衬底（PSS）

对于后续生长的GaN的位错作为一种结构缺陷，会直接影响材料的费米能级，进而影响后续LED器件的发光特性。那么在实际的缺陷测量中，我们会利用GaN晶体的CL特性进行缺陷密度进行测定。下图为CL测定GaN晶体中的缺陷结果，可以看出图中黑色衬度区域代表了存在着对应的缺陷，黑色区域越多代表缺陷越密集。

图11 GaN晶体CL图像

其次，对于芯片封装过程中异物的存在，也是芯片失效的重要因素。芯片封装过程中，异物的存在会影响电路的连通，产生不必要的电阻，以及造成短路失效。
 

图12 芯片表面有异物SEM相以及EDS面扫结果

第三，在芯片出现失效以后，可以通过FIB技术对芯片进行截面的信息的观察。
比如下图显示了熔断击穿的芯片的截面SEM观察结果，可以看出熔断击穿的具体位置。

图13 芯片熔断击穿

由于芯片的线程已经达到几个纳米的尺度，在实际使用过程中由于量子化效应已经逐渐显现出来，怎样保证两个临近的器件不受相互干扰已经是必须要考虑的问题。所以需要对芯片进行更加细微结构的研究，下图所示为半导体Si与绝缘体SiO2之间的精细结构的HRTEM像。

图14 芯片Si与SiO2界面处的HRTEM像

另一方面，新一代的半导体材料（非Si与III、V族半导体）的研发也是材料学家的新热点，劳伦斯伯克利国家实验室的研究人员就将晶体管的制程由几纳米缩减到了1纳米。他们采用的就是新型的二维材料MoS2与碳纳米管。

下图显示了以碳纳米管CNT作为漏级，ZrO2作为绝缘体，以MoS2作为半导体组成的晶体管的结构图与HRTEM图。MoS2与Si一样都属于半导体材料，但是当制程小于5nm时，Si材料中会发生明显的隧道效应，进而导致电子从源级流向漏级的过程中，栅极电阻不能防止电流的强行通过。而MoS2中的电子有效质量m会小于Si材料，因此可以有效减小隧道效应的影响。

图15 1nm制程的晶体管

芯片对于民生与国防事业的重要作用日渐突出，已经成为保证国家安全级别的重要技术。但是我国的芯片制造技术与国际先进技术还存在两代的差距，随着国家对芯片产业的重视，更多的技术人才向芯片行业的转移，相信在未来十年我国的芯片产业能够追赶上国际先进水平，制造出具有自主知识产权的高端芯片。